Description du projet
Coup de pouce commercial pour un processeur multicœur à source ouverte destiné à des applications essentielles à la sécurité
RISC-V est une architecture externe de processeur (ISA pour Instruction Set Architecture) matérielle libre et à code source ouvert qui marque le début d’une nouvelle ère d’innovation en matière de processeur fondée sur une collaboration à standards ouverts. Le projet De-RISC, financé par l’UE, entend commercialiser un système multicœur RISC-V sur puce déjà développé par un des partenaires du projet. Le matériel sera amélioré en adaptant à la plateforme du projet un hyperviseur indispensable à sa sécurité (il s’agit d’un logiciel système qui garantit la non-interférence entre les applications critiques fonctionnant sur la même plateforme). La conception de la plateforme tient compte de l’atténuation des interférences multicœurs, exigence fondamentale pour la sécurité et la sûreté des systèmes critiques. Elle présente par ailleurs le potentiel pour être intégrée à des réseaux de portes programmables sur site (field-programmable gate arrays) et à des produits standard aux applications spécifiques. Il est important de noter qu’aucun contrôle des exportations ne sera imposé par les États-Unis pour le processeur et le logiciel. Le projet vise l’utilisation du système multicœur RISC-V sur puce dans les ordinateurs essentiels à la sécurité utilisés dans les domaines de l’espace et de l’aviation.
Objectif
The De-RISC project addresses computer systems within the space and aviation domains. De-RISC – Dependable Real-time Infrastructure for Safety-critical Computer – is a proposed project where an international consortium will introduce a hardware and software platform based around the RISC-V ISA. The work proposed in this project is to productize a multi-core RISC-V system-on-chip design already owned by CG and to port the XtratuM hypervisor owned by FEN to that design to create a full platform consisting of hardware and software for future European developments within space and aeronautical applications.
De-RISC brings critical features to the market that make it unique in front of the competition:
(1) No US export restrictions: most existing products use US technology, thus subject to US export control. De-RISC’s IP core platform and software will not be subject to any US regulatory influence by building on RISC-V.
(2) Multi-core interference mitigation concepts by BSC integrated in the RISC-V SoC and validated by TRT become a unique feature, and will provide a key advantage w.r.t. competitors by limiting drastically interference while preserving high-performance operation.
(3) Portability: The proposed development will create a RISC-V HW/SW platform that can be implemented in FPGAs and application specific standard products. This provides an edge for integrators that can adapt their choice of implementation technology based on mission requirements.
(4) Fault-tolerance concepts: The platform will be provided by companies with experience in the space domain and with heritage in design of fault-tolerant systems.
(5) Future-proof selection for new platforms: New software products are not being ported to SPARC and PowerPC architectures. With an established vendor providing a RISC-V platform there are guarantees of continued support for the hardware platform while developments from the commercial domain for the RISC-V architecture can be leveraged over time.
Champ scientifique
Programme(s)
Régime de financement
IA - Innovation actionCoordinateur
46022 Valencia
Espagne
L’entreprise s’est définie comme une PME (petite et moyenne entreprise) au moment de la signature de la convention de subvention.