Projektbeschreibung
Quelloffener Mehrkernprozessor für sicherheitskritische Anwendungen erhält kommerziellen Schub
RISC-V ist eine kostenlose und quelloffene Hardware-Befehlssatzarchitektur, die durch Zusammenarbeit nach offenen Standards eine neue Ära der Prozessorinnovation ermöglicht. Mit dem EU-finanzierten Projekt De-RISC soll ein Design eines Mehrkern-RISC-V-Systems auf einem Chip kommerzialisiert werden, das bereits von einem Projektpartner entwickelt wurde. Die Hardwareentwicklung wird verbessert, indem ein sicherheitskritischer Hypervisor (Systemsoftware, die sicherstellt, dass auf derselben Plattform ausgeführte kritische Anwendungen nicht gestört werden) auf der Projektplattform ausgeführt wird. Der Plattformentwurf berücksichtigt Mehrkern-Interferenzminderungsprobleme, die für sicherheitskritische Systeme unerlässlich sind. Er kann auch in feldprogrammierbare Gate-Arrays und anwendungsspezifische Standardprodukte implementiert werden. Wichtig ist, dass der Prozessor oder die Software keinen US-Exportkontrollen unterliegt. Das Projekt zielt auf den Einsatz des Mehrkern-RISC-V-Systems auf einem Chip in sicherheitskritischen Computern ab, die in der Luft- und Raumfahrt eingesetzt werden.
Ziel
The De-RISC project addresses computer systems within the space and aviation domains. De-RISC – Dependable Real-time Infrastructure for Safety-critical Computer – is a proposed project where an international consortium will introduce a hardware and software platform based around the RISC-V ISA. The work proposed in this project is to productize a multi-core RISC-V system-on-chip design already owned by CG and to port the XtratuM hypervisor owned by FEN to that design to create a full platform consisting of hardware and software for future European developments within space and aeronautical applications.
De-RISC brings critical features to the market that make it unique in front of the competition:
(1) No US export restrictions: most existing products use US technology, thus subject to US export control. De-RISC’s IP core platform and software will not be subject to any US regulatory influence by building on RISC-V.
(2) Multi-core interference mitigation concepts by BSC integrated in the RISC-V SoC and validated by TRT become a unique feature, and will provide a key advantage w.r.t. competitors by limiting drastically interference while preserving high-performance operation.
(3) Portability: The proposed development will create a RISC-V HW/SW platform that can be implemented in FPGAs and application specific standard products. This provides an edge for integrators that can adapt their choice of implementation technology based on mission requirements.
(4) Fault-tolerance concepts: The platform will be provided by companies with experience in the space domain and with heritage in design of fault-tolerant systems.
(5) Future-proof selection for new platforms: New software products are not being ported to SPARC and PowerPC architectures. With an established vendor providing a RISC-V platform there are guarantees of continued support for the hardware platform while developments from the commercial domain for the RISC-V architecture can be leveraged over time.
Wissenschaftliches Gebiet
Programm/Programme
Thema/Themen
Aufforderung zur Vorschlagseinreichung
Andere Projekte für diesen Aufruf anzeigenFinanzierungsplan
IA - Innovation actionKoordinator
46022 Valencia
Spanien
Die Organisation definierte sich zum Zeitpunkt der Unterzeichnung der Finanzhilfevereinbarung selbst als KMU (Kleine und mittlere Unternehmen).