Opis projektu
Otwartoźródłowy procesor wielordzeniowy do zastosowań wymagających maksymalnego bezpieczeństwa otrzyma wsparcie w wejściu na rynek
RISC-V to bezpłatna i otwartoźródłowa architektura zestawów instrukcji, która stanowi początek nowej ery innowacji w zakresie procesorów dzięki współpracy opartej na otwartych standardach. Uczestnicy finansowanego przez Unię Europejską projektu De-RISC zamierzają skomercjalizować wielordzeniowy układ system-on-a chip wykonany w architekturze RISC-V, opracowany przez jednego z partnerów projektu. Rozwój sprzętu zostanie usprawniony poprzez wykorzystanie w ramach platformy narzędzia hipernadzorcy zapewniającego bezpieczeństwo – oprogramowania, które gwarantuje brak wzajemnych oddziaływań pomiędzy kluczowymi aplikacjami działającymi na tej samej platformie. Projekt nowej platformy uwzględnia rozwiązania mające na celu ograniczenie zjawisk wzajemnych interakcji występujących w procesorach wielordzeniowych, które mają kluczowe znaczenie dla systemów wymagających maksymalnego bezpieczeństwa. Opracowana architektura może zostać również zastosowania w układach opartych na bezpośrednio programowalnej macierzy bramek oraz układach standardowych opracowywanych z myślą o konkretnych zastosowaniach. Co ważniejsze, opracowany procesor oraz oprogramowanie nie będą podlegały amerykańskim przepisom dotyczącym ograniczania eksportu. Uczestnicy projektu chcą skupić się na wykorzystaniu układu w architekturze RISC-V w komputerach o kluczowym znaczeniu dla bezpieczeństwa, wykorzystywanych w lotnictwie oraz w badaniach kosmicznych.
Cel
The De-RISC project addresses computer systems within the space and aviation domains. De-RISC – Dependable Real-time Infrastructure for Safety-critical Computer – is a proposed project where an international consortium will introduce a hardware and software platform based around the RISC-V ISA. The work proposed in this project is to productize a multi-core RISC-V system-on-chip design already owned by CG and to port the XtratuM hypervisor owned by FEN to that design to create a full platform consisting of hardware and software for future European developments within space and aeronautical applications.
De-RISC brings critical features to the market that make it unique in front of the competition:
(1) No US export restrictions: most existing products use US technology, thus subject to US export control. De-RISC’s IP core platform and software will not be subject to any US regulatory influence by building on RISC-V.
(2) Multi-core interference mitigation concepts by BSC integrated in the RISC-V SoC and validated by TRT become a unique feature, and will provide a key advantage w.r.t. competitors by limiting drastically interference while preserving high-performance operation.
(3) Portability: The proposed development will create a RISC-V HW/SW platform that can be implemented in FPGAs and application specific standard products. This provides an edge for integrators that can adapt their choice of implementation technology based on mission requirements.
(4) Fault-tolerance concepts: The platform will be provided by companies with experience in the space domain and with heritage in design of fault-tolerant systems.
(5) Future-proof selection for new platforms: New software products are not being ported to SPARC and PowerPC architectures. With an established vendor providing a RISC-V platform there are guarantees of continued support for the hardware platform while developments from the commercial domain for the RISC-V architecture can be leveraged over time.
Dziedzina nauki
Program(-y)
Zaproszenie do składania wniosków
Zobacz inne projekty w ramach tego zaproszeniaSystem finansowania
IA - Innovation actionKoordynator
46022 Valencia
Hiszpania
Organizacja określiła się jako MŚP (firma z sektora małych i średnich przedsiębiorstw) w czasie podpisania umowy o grant.