Implementazioni hardware di neuroni riprogrammabili
Il problema dei limiti dimensionali dei dispositivi CMOS (Complementary Metal-Oxide Semiconductor) ha spinto alla ricerca di configurazioni alternative di circuiti e transistor. Le proposte per le tecnologie basate sul silicio comprendono singoli dispositivi elettronici, RTD (Resonant-Tunneling Diode) e MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor). Tra questi, gli RTD sembrano i più interessanti come soluzione a medio-lungo termine, dal momento che offrono la possibilità di aumentare la compattezza e incrementare la velocità dei circuiti VLSI (Very Large-Scale Integrated). Il lavoro di ricerca nell'ambito del progetto QUDOS si proponeva di colmare l'attuale divario tra la ricerca sui dispositivi funzionali basati su RTD e la ricerca sulla sintesi logica per FPGA (Field-Programmable Gate Array). I FPGA sono costituiti da elementi di input/output e di indirizzamento che è possibile programmare e riprogrammare sul campo per personalizzare i FPGA, consentendo loro di implementare una determinata applicazione nell'ordine dei millisecondi. Con lo sviluppo di circuiti FPGA altamente paralleli di notevole estensione, ormai è possibile realizzare hardware di reti neurali artificiali (ANN) con un aumento nella velocità operativa e nella portabilità. I partner del progetto QUDOS hanno scelto questa particolare applicazione, dal momento che il futuro successo dei TLG (Threshold Logic Gate) basati su RTD dipenderà dalla possibilità di utilizzarli per circuiti VLSI. La necessità di produrre in maniera affidabile e ripetibile dispositivi con idonee prestazioni è ovvia. La realizzazione delle porte, inoltre, deve garantire solidità in modo da tollerare i parametri dei dispositivi e le variazioni nell'alimentazione elettrica. Il TLG programmabile, progettato per realizzare tutte le possibili funzioni binarie per qualunque numero di input, è stato incorporato (assieme a porte EX-OR e AND) in un'architettura di espansione Davio positiva. Con la disposizione dei TLG in un'architettura appropriata, inoltre, i pesi MVL (Multiple-Valued Logic) come parametri "soft" che rappresentano le tensioni hanno consentito la programmazione di tutte le funzioni binarie. È stata valutata un'architettura parallela, simile a quella richiesta per gli ANN, collegando più TLG programmabili a due input, ed è stata analizzata l'indipendenza delle relative funzioni programmabili. Il risultato ha suggerito che i TLG programmabili possono essere collegati in circuiti di scala più estesa. Sembra, comunque, che siano più adatti ad architetture altamente parallele (highly parallel).
