Hardwareimplementierung reprogrammierbarer Neuronen
Probleme bei den Skalierungsgrenzen komplementärer Metall-Oxid-Halbleiter (CMOS) haben zur Suche nach alternativen Konfigurationen für Transistoren und Schaltkreise geführt. Die Vorschläge für siliziumbasierte Techniken umfassen Einzelelektronenschaltungen, Resonanztunneldioden (RTDs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs). RTDs haben sich als vielversprechend für eine kurz- bis mittelfristige Lösung mit der Möglichkeit zur Verbesserung von Kompaktheit und Geschwindigkeit von Schaltkreisen mit sehr hohem Integrationsgrad (Very Large Scale Integration, VSLI) erwiesen. Ziel der Forschungsarbeiten im Rahmen des QUDOS-Projekts war die Überbrückung der Kluft zwischen Forschung im Bereich RTD-basierter funktioneller Geräte und Forschung im Bereich feldprogrammierbarer Gatter-Arrays (FPGAs). FPGAs bestehen aus Logik-, E/A- und Routingelementen, die für die Anpassung der FPGAs vor Ort programmiert und reprogrammiert werden können, sodass eine bestimmte Anwendung innerhalb von Millisekunden implementiert werden kann. Dank der Entwicklung großer und hochparalleler FPGA-Schaltkreise wurde die hardwaremäßige Umsetzung künstlicher neuronaler Netze (Artificial Neural Networks, ANNs) mit verbesserter Arbeitsgeschwindigkeit und Portabilität möglich. Diese besondere Anwendung wurde von den QUDOS-Projektpartnern ausgewählt, da der künftige Erfolg RTD-basierter Schwellenwertgatter (TLGs) von deren Eignung für den Einsatz in VLSI-Schaltkreisen abhängt. Der Bedarf für eine zuverlässige und wiederholbare Fertigung solcher Geräte mit geeigneter Leistungscharakteristik ist offensichtlich. Das Gatterdesign muss sich auch als robust gegen Schwankungen der Geräteparameter und Stromversorgung erweisen. Das für die Umsetzung aller möglichen Binärfunktionen für eine beliebige Anzahl an Eingängen ausgelegte programmierbare TLG wurde (zusammen mit EX-OR- und AND-Gattern) in einer positiven Davio-Erweiterung integriert. Zudem ermöglichte eine Darstellung der Spannungen mit mehrwertiger Logik (MLV) als "weiche" Parameter bei Anordnung der TLGs in der entsprechenden Architektur die Programmierung aller binären Funktionen. Es wurde eine parallele Architektur ähnlich der für ANNs erforderlichen betrachtet, bei der mehrere programmierbare TLGs mit zwei Eingängen verbunden und die Unabhängigkeit der programmierbaren Funktionen untersucht wurde. Das Ergebnis weist darauf hin, dass programmierbare TLGs in großen Schaltungen verbunden werden können, sie scheinen jedoch besser für hochparallele Architekturen geeignet.
