Sensori di massa nanocantilever su un chip
Il rilevamento della massa si basa sul monitoraggio dello spostamento della frequenza di risonanza quando sui cantilever vengono depositate particelle nanometriche, eccitate elettronicamente da un elettrodo posto a distanza submillimetrica. L'ampiezza delle corrente da rilevare è tuttavia proporzionale alla capacità di accoppiamento tra cantilever e driver. Per eliminare la capacità parassita dovuta a contatti di saldatura esterni e cavi, i risonatori cantilever al silicio sono stati integrati monoliticamente nei circuiti di adattamento dei segnali CMOS (Complementary Metal Oxide Semiconductor). In particolare, il progetto NANOMASS II ha sviluppato una metodologia che combina la tecnologia standard CMOS con le tecniche di nanofabbricazione dei cantilever a risonanza. Nella fattispecie, i laboratori della Danmarks Tekniske Universitet hanno modificato un chip CMOS e hanno integrato i nanocantilever nel suo circuito. Sono state create aperture locali nello strato superiore di passivazione del CMOS e lo strato superiore di polisilicio è stato inciso fino allo strato da 100nm di ossido termico. Il passo successivo è stato quello di depositare un sottile strato di alluminio (Al) sull'ossido, usato poi come maschera d'incisione per trasferire la struttura cantilever sullo strato inferiore polisilicico del CMOS. Per definire lo schema del cantilever, sono state combinate litografia a raggio elettronico di bassa energia e DWL (litografia laser direct-write), in modo da consentire sensibili riduzioni dei costi di fabbricazione. Prima di rilasciare il cantilever nel BHF (buffered hydrofluoric acid) è stato applicato uno strato di sostegno fotoresistente ed è stata creata un'apertura sulle strutture prodotte, per eliminare l'attrito statico. I cantilever, di dimensioni vicine a quella granulometrica del polisilicio, vengono infine trattati con distaccanti anidri dopo l'ashing in plasma di ossigeno. I partner del progetto NANOMASS II hanno tentato di ottimizzare le dimensioni granulometriche del polisilicio, ma non è stato possibile migliorare ulteriormente la struttura a causa delle limitazioni di trattamento dei CMOS. Un'ulteriore miniaturizzazione dovrà basarsi su materiali alternativi per i cantilever, ad esempio i metalli amorfi o il silicio monocristallino.
