Nanowsporniki rozpoznające masę umieszczone na układzie scalonym
Rozpoznawanie masy jest oparte na monitorowaniu przesunięcia częstotliwości rezonansowej, gdy cząstki o długości nanometra osadzają się na wspornikach wzbudzanych elektronicznie przez elektrodę umieszczoną w odległości mniejszej niż milimetr. Natężenie wykrywanego prądu jest jednak proporcjonalne do reaktancji pojemnościowej sprzężenia pomiędzy wspornikiem i sterownikiem. Aby wyeliminować bierną reaktancję pojemnościową wprowadzoną przez zewnętrzne pola kontaktowe i kable, rezonatory wsporników zintegrowano w systemie monolitycznym z obwodami CMOS dostarczającymi sygnał. Ściślej rzecz ujmując, specjaliści pracujący przy projekcie NANOMASS II opracowali metody umożliwiające połączenie standardowej technologii CMOS z technikami produkcji nanometrowych wsporników rezonansowych. W laboratoriach duńskiej politechniki zintegrowano nanowsporniki z zespołem obwodów elektrycznych CMOS, modyfikując do tego celu układ scalony CMOS. Utworzono otwory w górnej warstwie pasywacji układu scalonego CMOS, a następnie górna warstwa polikrzemowa została wytrawiona aż do utlenionej termicznie warstwy o grubości 100 nm. Następnym krokiem było osadzenie cienkiej warstwy aluminium na tlenku, którą następnie wykorzystano jako maskę do trawienia służącą do transferu struktury wspornika do warstwy polikrzemowej układu scalonego CMOS. Do definiowania układu wspornika użyto litografii elektronowej, wykorzystującej niewielką ilość energii, oraz litografii zapisu bezpośredniego, co może prowadzić do znacznego obniżenia kosztów produkcji. Przed umieszczeniem wspornika w buforowym kwasie fluorowodorowym zastosowano pomocniczą powłokę fotomaskującą, a następnie utworzono otwór w wyprodukowanych strukturach w celu wyeliminowania tarcia statycznego. Na koniec wsporniki o rozmiarach zbliżonych do wielkości ziarna polikrzemu są uwalniane na sucho po spopieleniu plazmą tlenową. Uczestnicy projektu NANOMASS II próbowali zoptymalizować rozmiar ziaren polikrzemu, jednak okazało się to niemożliwe ze względu na ograniczenia w przetwarzaniu układów scalonych CMOS. Dalsza miniaturyzacja będzie oparta na zastosowaniu alternatywnych materiałów we wspornikach, np. metali amorficznych lub monokryształu krzemu.
