Skip to main content
European Commission logo
Deutsch Deutsch
CORDIS - Forschungsergebnisse der EU
CORDIS
CORDIS Web 30th anniversary CORDIS Web 30th anniversary

Origami electronics for three dimensional integration of computational devices

Projektbeschreibung

Neuartige 3D-Stapeltechnologie zur Erweiterung des Mooreschen Gesetzes

Das Mooresche Gesetz besagt, dass sich die Anzahl Transistoren, die kostengünstig auf einem integrierten Schaltkreis untergebracht werden können, alle 18 Monate verdoppelt und bestimmt seit mehr als 50 Jahren das Transistordesign. Allerdings stößt die kontinuierliche Schrumpfung von Siliziumchips an physikalische Grenzen. Neuartige Paketarchitekturen, wie zum Beispiel 3D-Integration, die vertikale Chipintegration, versprechen seit langem eine Erhöhung der Anzahl an Transistoren. Mit dem Projekt ORIGENAL wird ein völlig neuer Ansatz für die extrem dichte 3D-Integration von Chips verfolgt. Kernstück des 3D-Paketkonzepts von ORIGENAL ist eine auf einem dünnen Foliensubstrat basierende Dünnschichttransistortechnologie. Mit der vorgeschlagenen Architektur können Tausende Schichten jeweils aufeinander gestapelt werden, was eine weitere Miniaturisierung für nochmals 30 Jahre ermöglicht.

Ziel

Increasing the integrated circuits complexity by lateral scaling, known as Moore’s law, was the major driving force for the semiconductor industry. Now, after more than 4 decades down scaling is approaching fundamental and also economic limitations, and new solutions for further increasing the transistor count are explored. Utilizing the third dimension in chip architecture is one of the most promising directions. However, current solutions like wafer-to-wafer stacking will only deliver solutions for the short term with maximum some tens of layers on-top of each other’s.
In the ORIGENAL project we propose a radically new approach to address the challenge of ultra-dense 3D integration of CMOS devices by using a thin-film-transistor (TFT) technology on thin foil substrate and the subsequent topological folding in order to achieve a dense 3D packaging with completely new integration architectures. This radically new approach will enable the stacking of thousands of layers on top of each other’s, each containing state-of-the-art CMOS circuits and thus will provide enough fuel to further increase the transistor count on a chip according to Moore’s law for more than 30 years. In addition, new computing concepts like neuromorphic computing will significantly benefit from the highly interconnected architecture developed in this project.
The proposal focuses on the development of a suitable thin-film-transistor technology on ultrathin-foil, the 3D interconnect and architecture, and the required technology for high precision folding. Achieving the ambitious objectives requires an interdisciplinary approach including contributions from Material science, electrical engineering, mechanical engineering, biology, physics and chemistry.
The proposed forefront research will not only lay the foundations for a new line of technology, but also open up an opportunity to reinforce the technological leadership of European players.

Aufforderung zur Vorschlagseinreichung

H2020-FETOPEN-2018-2020

Andere Projekte für diesen Aufruf anzeigen

Unterauftrag

H2020-FETOPEN-2018-2019-2020-01

Koordinator

BERGISCHE UNIVERSITAET WUPPERTAL
Netto-EU-Beitrag
€ 334 132,50
Adresse
GAUSS-STRASSE 20
42119 Wuppertal
Deutschland

Auf der Karte ansehen

Region
Nordrhein-Westfalen Düsseldorf Wuppertal, Kreisfreie Stadt
Aktivitätstyp
Higher or Secondary Education Establishments
Links
Gesamtkosten
€ 334 132,50

Beteiligte (4)