Kostengünstige Computer-Chips werden immer kleiner
Noch vor gar nicht allzu langer Zeit wurde für einen Computer ein ganzer Raum benötigt und Rundfunkempfänger waren so groß wie Waschmaschinen. In den vergangenen Jahrzehnten sind elektronische Geräte deutlich kleiner geworden und dieser Trend wird sich voraussichtlich fortsetzen und zu enormen Kosten- und Energieeinsparungen sowie höheren Geschwindigkeiten führen. Ausschlaggeben für die Verkleinerung der Geräte ist Rechenleistung im Terabereich, wobei ultraschnelle Technologie von einzelnen Mikrochips unterstützt wird, die Billionen von Rechenoperationen pro Sekunde ausführen können. Dank Technologie im Terabereich könnten Halbleiterbauteile, die häufig in integrierten Schaltkreisen für alle möglichen Arten von Geräten verwendet werden, innerhalb einiger Jahre nur noch 10 Nanometer groß sein. Wenn man bedenkt, dass ein Nanometer einem Milliardstel Meter entspricht, lässt sich das Potenzial für unglaublich kleinere elektronische Geräte mit deutlich geringerem Energieverbrauch als heute erkennen - eine Entwicklung, die die Elektronikbranche revolutionieren wird. Trotz der Fortschritte ist die Technologie für die Fertigung dieser winzigen Geräte noch lange nicht zuverlässig. Mit dem Ziel, die Arbeiten zu intensivieren, strebte das von der EU finanzierte Projekt TRAMS ("Terascale reliable adaptive memory systems") danach, die Zuverlässigkeit durch die Verbesserung des Chipentwurfs zu erhöhen. Das TRAMS-Team führte umfassende Variabilitäts- und Zuverlässigkeitsanalysen durch, um Chipschaltungen zu entwickeln, die weniger fehleranfällig sind. Der neuartige Entwurf dieser Schaltungen macht aus gegenwärtig unzuverlässigen Nanobauteilen zuverlässige Speichersysteme. Das größte Problem bestand darin, zuverlässige, energieeffiziente und kostengünstige Rechenleistung zu generieren, wobei eine Vielzahl neuer Technologien mit individuellen Transistoren zum Einsatz kommen, die möglicherweise weniger als fünf Nanometer groß sind. Das Team untersuchte eine Reihe von Technologien und Materialien, mit denen sich Computing im Terabereich verwirklichen lassen könnte. Hierzu gehörten: - Kohlenstoffnanoröhren (winzige zylindrische Nanostrukturen, hergestellt mittels Graphentechnologie), - neue Transistorgeometrien, wie z. B. FinFETs, - modernste Nanodrähte, die stark erweiterte Transistorkapazitäten für eine neue Generation elektronischer Geräte bieten. Anhand von Modellen analysierten die Forscher die Zuverlässigkeit - angefangen bei der Technologie - bis hin zur Schaltungsebene. Diese Fortschritte sollten den heutigen Standard-CMOS (complementary metal-oxide semiconductor, CMOS) neu definieren. Die Ergebnisse des Teams könnten europäische Hersteller bei der Entwicklung von CMOS-Geräten in einem Bereich von unter 16 Nanometern unterstützen. Die größte Herausforderung wird in der Reduzierung von CMOS-Geräten auf eine Größe von weniger als fünf Nanometer liegen - eine Entwicklung, die jetzt langsam machbar erscheint. Ob für Kommunikation und Sicherheit oder Verkehr und Industrie - zukünftige CMOS-basierte Bauelemente könnten die von uns genutzte Technologie neu gestalten und deutliche Energie- und Kosteneinsparungen ermöglichen. Das TRAMS-Konsortium umfasst Universitäten und Unternehmen aus Spanien, Belgien und dem Vereinigten Königreich. Das Projekt wurde von der spanischen Universitat Politècnica de Catalunya koordiniert und erhielt EU-Finanzmittel in Höhe nahezu 2,5 Mio. EUR. Das Team beendete seine Arbeit im Dezember 2012.Weitere Informationen sind abrufbar unter: TRAMS http://trams-project.upc.edu/ Projektdatenblatt Universitat Politècnica de Catalunya http://www.upc.edu/
Länder
Belgien, Spanien, Vereinigtes Königreich